Chip IBM poniżej 1 nm zawiera 100 mld tranzystorów — czy może przedłużyć prawo Moore'a?

IBM właśnie dokonało czegoś, co branża półprzewodników uważała za odległe o lata: zademonstrowano działającą technologię układów scalonych przełamującą barierę 1 nanometra. Układ IBM sub-1nm, działający w węźle 0,7 nanometra, to nie tylko mniejsza wersja poprzednika. Reprezentuje fundamentalnie odmienny sposób budowania tranzystorów — i może zmienić możliwości w zakresie obliczeń AI, energooszczędnych centrów danych oraz elektroniki użytkowej na następną dekadę.

Najważniejsze informacje

• IBM zaprezentował pierwszą na świecie technologię układów scalonych sub-1 nanometra, działającą w węźle 0,7 nm z wykorzystaniem nowej architektury nanostack.
• Układ mieści blisko 100 miliardów tranzystorów na powierzchni wielkości paznokcia, układając je pionowo w warstwach 3D.
• W porównaniu z poprzednikiem IBM opartym na węźle 2 nm, nowy projekt oferuje nawet 50% wyższą wydajność lub nawet 70% większą efektywność energetyczną.
• Pamięć SRAM na układzie wykazała 40% skalowanie, co jest kluczowym wskaźnikiem dla obsługi obciążeń AI.
• Jest to kamień milowy badań, a nie produkt komercyjny — IBM szacuje, że produkcja może rozpocząć się w ciągu pięciu lat, jeśli podejście okaże się konkurencyjnie skalowalne.

IBM ogłasza pierwszy na świecie układ scalony sub-1 nanometra

Ogłoszenie pojawiło się 25 czerwca 2026 roku i natychmiast wywołało pytanie, z którym branża układów scalonych po cichu zmaga się od lat: czy prawo Moore'a rzeczywiście dobiegło końca, czy też ktoś właśnie znalazł objazd?

Odpowiedź IBM, przynajmniej na razie, brzmi: objazd — i to dramatyczny. Węzeł 0,7 nm to nie krok przyrostowy. Przekracza próg, który wielu inżynierów uważało za praktyczny limit skalowania tranzystorów krzemowych. Aby to osiągnąć, IBM nie tylko zmniejszył tranzystory w tradycyjnym sensie. Przebudował całą architekturę od podstaw.

Przełomowa technologia węzła 0,7 nm

Obecny standard branżowy wynosi około 2 nanometrów — już niewyobrażalnie mały, mniej więcej szerokość kilku atomów. Nowa technologia IBM osiąga 0,7 nm, co czyni ją pierwszą na świecie znaną technologią układów scalonych poniżej granicy 1 nanometra. Dla porównania: nanometr to miliardowa część metra, a tranzystory w tej skali działają na granicy tego, co klasyczna fizyka komfortowo dopuszcza.

Jay Gambetta, dyrektor IBM Research i IBM Fellow, nazwał to „przełomowym momentem w informatyce, wypychającym technologię poza erę nanometrów do skali atomów". Jego słowa mają wagę — IBM ma długą historię pierwszeństw w dziedzinie półprzewodników, a środowisko badawcze traktuje te ogłoszenia poważnie, nawet gdy harmonogramy komercyjne pozostają niepewne.

Architektura nanostack i trójwymiarowe układanie tranzystorów

Sekret przełomu tkwi w tym, co IBM nazywa architekturą nanostack — pierwszym w branży trójwymiarowym projektem tranzystora opartym na nanoarkuszach. Zamiast nadal zmniejszać tranzystory na płaskiej, dwuwymiarowej płaszczyźnie (podejście, które przez dziesięciolecia napędzało postęp układów scalonych), IBM układa je i przesuwa pionowo w warstwach 3D przy użyciu techniki zwanej sekwencyjną integracją 3D.

Profesor Alan Woodward, informatyk z Uniwersytetu Surrey, zaproponował przystępne porównanie: jeśli obecne wysiłki w zakresie układów 3D konkurentów, takich jak Samsung i Intel, są odpowiednikiem budynków o 30–50 piętrach, propozycja IBM NanoStack jest jak wieżowiec o 100 piętrach. „Myślę, że można śmiało powiedzieć, że propozycje IBM są najbardziej ambitne" — stwierdził.

Ta ambicja wiąże się z rzeczywistymi wyzwaniami inżynieryjnymi. Ciepło jest poważnym problemem — tranzystory wytwarzają je podczas przełączania, a w gęstych pionowych stosach to ciepło nie ma dokąd łatwo odprowadzić. Istnieją również problemy związane z separacją warstw: jeśli warstwy izolacyjne między tranzystorami są zbyt cienkie, tranzystory mogą nie wyłączać się poprawnie. Zdolność IBM do radzenia sobie z tymi problemami na dużą skalę zadecyduje o tym, czy technologia ta rzeczywiście trafi do produkcji.

Postępy techniczne i wskaźniki wydajności

Kluczowe liczby są imponujące pod każdym względem.

Gęstość tranzystorów i rozmiar układu

Projekt nanostack mieści blisko 100 miliardów tranzystorów na układzie mniej więcej wielkości ludzkiego paznokcia. Ta gęstość jest możliwa dzięki pionowemu układaniu — nakładaniu warstw, których konwencjonalny płaski projekt po prostu nie mógłby pomieścić w tej skali.

Wzrost wydajności i efektywności energetycznej

W porównaniu z własnym poprzednikiem IBM opartym na węźle 2 nm, układ 0,7 nm zapewnia do 50% wyższą wydajność lub, alternatywnie, do 70% większą efektywność energetyczną przy równoważnych obciążeniach roboczych. Sformułowanie „wydajność lub efektywność" jest celowe: projektanci układów mogą dostroić tę samą podstawową architekturę pod kątem surowej szybkości lub niższego zużycia energii, w zależności od wymagań aplikacji.

Ta elastyczność ma ogromne znaczenie właśnie teraz. Boom generatywnej AI sprawił, że zużycie energii w centrach danych stało się jednym z najpilniejszych problemów w branży technologicznej. Farmy serwerów obciążają sieci elektryczne i wymagają chłodzenia na skalę przemysłową. Układ, który zapewnia tę samą moc obliczeniową przy 70% mniejszym zużyciu energii, to nie tylko osiągnięcie techniczne — to potencjalna odpowiedź na bardzo kosztowny i bardzo realny kryzys infrastrukturalny.

Skalowanie SRAM dla obciążeń AI

Poza surową mocą obliczeniową IBM zweryfikował podejście nanostack za pomocą działających inwerterów CMOS i zademonstrował 40% skalowanie w pamięci SRAM — szybkiej pamięci na układzie, która bezpośrednio dostarcza dane do procesora. W przypadku obciążeń AI, gdzie modele stale pobierają ogromne ilości danych z pamięci, szybsza i gęstsza pamięć na układzie jest równie ważna jak sama liczba tranzystorów. 40% poprawa skalowania SRAM w tym węźle to znaczący sygnał, że architektura sprawdza się w przypadku rodzajów obciążeń, które mają największe znaczenie w tej chwili.

Rozwój, perspektywy produkcji i współpraca z branżą

Technologia ta jest rozwijana w wiodącym centrum badawczym w Albany w stanie Nowy Jork, które wkrótce będzie dysponować narzędziem litograficznym ASML High-NA EUV — najbardziej zaawansowaną dostępną obecnie maszyną do drukowania układów scalonych, zdolną do wytrawiania obwodów z precyzją wymaganą przez ten węzeł. Dostępność i gotowość sprzętu High-NA EUV jest sama w sobie czynnikiem wpływającym na to, jak szybko badania mogą przejść do produkcji.

Harmonogram produkcji

IBM szacuje, że produkcja może być możliwa w ciągu pięciu lat, pod warunkiem że podejście nanostack okaże się skalowalne i żaden konkurent nie osiągnie tego kamienia milowego jako pierwszy. To warunkowe sformułowanie jest uczciwe — skalowanie prototypu badawczego do produkcji wielkoseryjnej to zupełnie inne wyzwanie niż zademonstrowanie go w laboratorium. Historia rozwoju półprzewodników jest pełna imponujących przełomów badawczych, które dłużej niż oczekiwano przekształcały się w produkty — lub nigdy się nie przekształciły.

Partnerzy współpracy

IBM nie działa w tej kwestii samodzielnie. Lam Research, Tokyo Electron i SCREEN Semiconductor Solutions współpracują przy opracowaniu procesów niezbędnych do przekształcenia technologii nanostack w technologię nadającą się do produkcji. Są to znaczące nazwy w dziedzinie sprzętu półprzewodnikowego — ich zaangażowanie sygnalizuje, że ekosystem branżowy traktuje to poważnie, a nie jako czystą ciekawostkę badawczą.

To, co sprawia, że ta współpraca jest znacząca, to jej implikacje dotyczące możliwości produkcyjnych. Partnerstwa sprzętowe na tym etapie sugerują, że IBM myśli już o inżynierii procesowej wymaganej do produkcji, a nie tylko o fizyce samego urządzenia. Wczesne zaproszenie do współpracy światowej klasy producentów sprzętu to dokładnie to, co firma robi, gdy wierzy, że przełom badawczy ma wiarygodną ścieżkę do komercjalizacji.

Gambetta ujął zmianę architektoniczną w szerokich kategoriach: „Dzięki naszej nowej architekturze nanostack nie tylko tworzymy mniejsze tranzystory, ale na nowo wymyślamy sposób budowania układów scalonych, aby zapewnić znacznie większą moc i efektywność energetyczną". Jeśli ta reinwencja utrzyma się w skali produkcyjnej, może przedłużyć prawo Moore'a o co najmniej kolejną dekadę poza to, co większość analityków przewidywała — i przy okazji zmienić ekonomię sprzętu AI.

FAQ

Jakie jest znaczenie układu IBM o rozmiarze 0,7 nanometra?

Jest to pierwsza na świecie technologia układów scalonych sub-1 nanometra, wykorzystująca nowatorską architekturę 3D nanostack, która umożliwia znacznie wyższą gęstość tranzystorów — blisko 100 miliardów na układzie wielkości paznokcia — oraz poprawioną efektywność energetyczną w porównaniu z poprzednimi generacjami.

Czym architektura nanostack IBM różni się od tradycyjnych projektów układów scalonych?

Zamiast zmniejszać tranzystory na płaskiej, dwuwymiarowej powierzchni, podejście nanostack IBM układa je i przesuwa pionowo w warstwach 3D przy użyciu sekwencyjnej integracji 3D. Zwiększa to gęstość tranzystorów bez polegania wyłącznie na miniaturyzacji bocznej, która zbliża się do fizycznych limitów.

Jakie ulepszenia wydajności oferuje nowy układ IBM w porównaniu z układami poprzedniej generacji 2 nm?

Układ 0,7 nm oferuje do 50% wyższą wydajność lub do 70% większą efektywność energetyczną w porównaniu z poprzednikiem IBM opartym na węźle 2 nm, w zależności od konfiguracji architektury dla danej aplikacji.

Kiedy technologia układów scalonych sub-1 nm IBM mogłaby być produkowana komercyjnie?

IBM szacuje, że produkcja mogłaby nastąpić w ciągu pięciu lat, pod warunkiem że technologia nanostack okaże się skalowalna do produkcji wielkoseryjnej i pozostanie konkurencyjna wobec postępów innych firm półprzewodnikowych.

Artykuł powstał przy pomocy sztucznej inteligencji i został zrecenzowany przez zespół redakcyjny.