El chip sub-1nm de IBM empaqueta 100.000 millones de transistores: ¿puede extender la Ley de Moore?

IBM acaba de lograr algo que la industria de semiconductores consideraba aún lejano: demostrar una tecnología de chip funcional que rompe la barrera del nanómetro. El chip sub-1nm de IBM, que opera en un nodo de 0,7 nanómetros, no es simplemente una versión más pequeña de lo anterior. Representa una forma fundamentalmente diferente de construir transistores — y podría cambiar lo que es posible en la computación de IA, los centros de datos energéticamente eficientes y la electrónica de consumo durante la próxima década.

Puntos clave

• IBM ha presentado la primera tecnología de chip sub-1 nanómetro del mundo, que opera en un nodo de 0,7 nm con una nueva arquitectura nanostack.
• El chip integra casi 100.000 millones de transistores en una superficie del tamaño de una uña, apilándolos verticalmente en capas 3D.
• En comparación con el predecesor de 2 nm de IBM, el nuevo diseño ofrece hasta un 50% más de rendimiento o hasta un 70% más de eficiencia energética.
• La memoria SRAM en chip demostró un escalado del 40%, una métrica clave para el soporte de cargas de trabajo de IA.
• Este es un hito de investigación, no un producto comercial — IBM estima que la producción podría llegar en cinco años si el enfoque escala de forma competitiva.

IBM anuncia el primer chip sub-1 nanómetro del mundo

El anuncio se produjo el 25 de junio de 2026, y planteó de inmediato la pregunta con la que la industria de chips lleva años lidiando en silencio: ¿se ha agotado realmente la Ley de Moore, o alguien acaba de encontrar un desvío?

La respuesta de IBM, al menos por ahora, es un desvío — y uno dramático. El nodo de 0,7 nm no es un paso incremental. Cruza un límite que muchos ingenieros consideraban el tope práctico del escalado de transistores de silicio. Para lograrlo, IBM no solo hizo los transistores más pequeños en el sentido tradicional. Reconstruyó toda la arquitectura desde cero.

Tecnología de nodo revolucionaria de 0,7 nm

El estándar industrial actual se sitúa en torno a los 2 nanómetros — ya increíblemente pequeño, aproximadamente el ancho de unos pocos átomos. La nueva tecnología de IBM se ubica en 0,7 nm, convirtiéndola en la primera tecnología de chip conocida en el mundo por debajo de la marca del nanómetro. Para contextualizar: un nanómetro es una milmillonésima parte de un metro, y los transistores a esta escala operan en el límite de lo que la física clásica permite cómodamente.

Jay Gambetta, Director de IBM Research e IBM Fellow, lo calificó de "un momento histórico en la computación, que lleva la tecnología más allá de la era del nanómetro a la escala de los átomos". Sus palabras tienen peso — IBM tiene una larga trayectoria de primeros en semiconductores, y la comunidad investigadora toma estos anuncios en serio incluso cuando los plazos comerciales siguen siendo inciertos.

Arquitectura nanostack y apilamiento 3D de transistores

El secreto detrás del avance es lo que IBM denomina la arquitectura nanostack — el primer diseño de transistores tridimensional basado en nanoláminas de la industria. En lugar de continuar reduciendo los transistores en un plano plano y bidimensional (el enfoque que ha impulsado el progreso de los chips durante décadas), IBM los apila y escalona verticalmente en capas 3D mediante una técnica llamada integración secuencial 3D.

El profesor Alan Woodward, informático de la Universidad de Surrey, ofreció una comparación accesible: si los esfuerzos actuales en chips 3D de rivales como Samsung e Intel equivalen a edificios de 30 a 50 pisos, la propuesta NanoStack de IBM es como un rascacielos de 100 pisos. "Creo que es justo decir que las propuestas de IBM son las más ambiciosas", afirmó.

Esa ambición conlleva verdaderos desafíos de ingeniería. El calor es una preocupación importante — los transistores lo generan al conmutar, y en apilamientos verticales densos, ese calor no tiene por dónde disiparse fácilmente. También existen problemas relacionados con la separación de capas: si las capas aislantes entre transistores son demasiado delgadas, los transistores pueden no apagarse correctamente. La capacidad de IBM para gestionar estos problemas a escala definirá si esta tecnología llega realmente a la producción.

Avances técnicos y métricas de rendimiento

Las cifras principales son llamativas por cualquier medida.

Densidad de transistores y tamaño del chip

El diseño nanostack integra casi 100.000 millones de transistores en un chip aproximadamente del tamaño de la uña de un dedo humano. Esa densidad es posible gracias a la verticalidad — apilando capas que un diseño plano convencional simplemente no podría acomodar a esta escala.

Ganancias de rendimiento y eficiencia energética

Frente al predecesor de 2 nm del propio IBM, el chip de 0,7 nm ofrece hasta un 50% más de rendimiento o, alternativamente, hasta un 70% más de eficiencia energética ejecutando cargas de trabajo equivalentes. El planteamiento de "rendimiento o eficiencia" es deliberado: los diseñadores de chips pueden ajustar la misma arquitectura subyacente para obtener velocidad bruta o menor consumo de energía según las exigencias de la aplicación.

Esa flexibilidad importa enormemente en este momento. El auge de la IA generativa ha convertido el consumo energético de los centros de datos en uno de los problemas más apremiantes de la industria tecnológica. Las granjas de servidores están tensando las redes eléctricas y exigiendo refrigeración a escala industrial. Un chip que ofrece el mismo rendimiento computacional con un 70% menos de energía no es solo un logro técnico — es una posible respuesta a una crisis de infraestructura muy costosa y muy real.

Escalado de SRAM para cargas de trabajo de IA

Más allá de la potencia de procesamiento bruta, IBM validó el enfoque nanostack con inversores CMOS funcionales y demostró un escalado del 40% en SRAM — la memoria rápida en chip que alimenta de datos directamente al procesador. Para las cargas de trabajo de IA, donde los modelos extraen constantemente enormes cantidades de datos de la memoria, una memoria en chip más rápida y densa es tan importante como el propio recuento de transistores. Una mejora del 40% en el escalado de SRAM en este nodo es una señal significativa de que la arquitectura funciona para los tipos de cargas de trabajo que más importan ahora mismo.

Desarrollo, perspectivas de producción y colaboración industrial

Esta tecnología se está desarrollando en un destacado centro de investigación en Albany, Nueva York, que pronto albergará una herramienta de litografía ASML High-NA EUV — la máquina de impresión de chips más avanzada disponible actualmente, capaz de grabar circuitos con la precisión que exige este nodo. La disponibilidad y preparación del equipo High-NA EUV es en sí misma un factor en la rapidez con que esta investigación puede avanzar hacia la producción.

Calendario de producción

IBM estima que la producción podría ser viable en cinco años, siempre que el enfoque nanostack demuestre ser escalable y ningún competidor alcance este hito primero. Ese planteamiento condicional es honesto — escalar un prototipo de investigación a la fabricación de alto volumen es un desafío completamente diferente a demostrarlo en un laboratorio. La historia del desarrollo de semiconductores está llena de impresionantes avances de investigación que tardaron más de lo esperado en convertirse en productos, o nunca lo hicieron.

Socios colaboradores

IBM no lo persigue en solitario. Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions colaboran en el desarrollo de procesos necesario para convertir el nanostack en una tecnología fabricable. Estos son nombres importantes en equipos de semiconductores — su participación indica que el ecosistema industrial se lo toma en serio, no como una mera curiosidad de investigación.

Lo que hace significativa esta colaboración es lo que implica sobre la fabricabilidad. Las asociaciones con proveedores de equipos en esta etapa sugieren que IBM ya está pensando en la ingeniería de procesos necesaria para la producción, no solo en la física del dispositivo en sí. Incorporar fabricantes de equipos de primer nivel en etapas tempranas es exactamente lo que hace una empresa cuando cree que un avance de investigación tiene un camino creíble hacia la comercialización.

Gambetta enmarcó el cambio arquitectónico en términos amplios: "Con nuestra nueva arquitectura nanostack, no solo estamos fabricando transistores más pequeños, estamos reinventando cómo se construyen los chips para ofrecer mucha más potencia y eficiencia energética." Si esa reinvención se mantiene a escala de producción, podría extender la Ley de Moore al menos otra década más allá de lo que la mayoría de los analistas habían previsto — y remodelar la economía del hardware de IA en el proceso.

Preguntas frecuentes

¿Cuál es la importancia del chip de 0,7 nanómetros de IBM?

Es la primera tecnología de chip sub-1 nanómetro del mundo, que utiliza una novedosa arquitectura nanostack 3D que permite una densidad de transistores dramáticamente mayor — casi 100.000 millones en un chip del tamaño de una uña — y una mayor eficiencia energética en comparación con generaciones anteriores.

¿En qué se diferencia la arquitectura nanostack de IBM de los diseños de chips tradicionales?

En lugar de reducir los transistores en una superficie plana y bidimensional, el enfoque nanostack de IBM los apila y escalona verticalmente en capas 3D mediante integración secuencial 3D. Esto aumenta la densidad de transistores sin depender únicamente de la miniaturización lateral, que se acerca a los límites físicos.

¿Qué mejoras de rendimiento ofrece el nuevo chip de IBM en comparación con los chips de 2 nm de generación anterior?

El chip de 0,7 nm ofrece hasta un 50% más de rendimiento o hasta un 70% más de eficiencia energética en comparación con el predecesor de 2 nm de IBM, dependiendo de cómo se configure la arquitectura para una aplicación determinada.

¿Cuándo podría producirse comercialmente la tecnología de chip sub-1 nm de IBM?

IBM estima que la producción podría ocurrir en cinco años, siempre que la tecnología nanostack demuestre ser escalable para la fabricación de alto volumen y siga siendo competitiva frente a los avances de otras empresas de semiconductores.

Artículo producido con la asistencia de inteligencia artificial y revisado por el equipo editorial.